当 1 脚为高电平、 19 脚低为低电平时信号从2、 3、4、5、6、 7、8、9脚输

　　当 1 脚为低电平、 19 脚低为低电平时信号从 18、17、 16、15、14、 13、12、

　　3 线 有三个地址输入（ A0-A2 ），三个选通输入（ STA ，-STB ，-STC ）和八个输出（ -Y0 -- -Y7 ）。当 STA 为高电平， -STB 和 -STC 为低电平时器件被选

　　通， A0-A2K 可确点 -Y0 -- -Y7 中的一个以低电平呈现，对于 STA ，-STB ， -STC 的其它任何组合， -Y0 -- -Y7 均为高电平。

　　A0---A1 地址输入端 STA--- 选通端 -STB.-STC-- 选通端（低电平有效） -Y0--- -

　　HC595 内含 8 位串入，串 /并出移位寄存器和 8 位三态输出锁存器。寄存器和锁存器分别有各自的时钟输入（ CPsr 和 CPla ）。当 CPsr 从低到高电平跳变时，串行输入数据（ DS ）移入寄存器。当 CPla 从低到高电平跳变时，寄存器的数据置入锁存器。清除端（ -CR ）的低电平仅对寄存器复位（ Q7S 为低电平）。而对锁存器无影响。当输出允许控制（ -EN ）为高电平时，并行输出（ Q0—Q7）为高阻态，而串行输出（ Q7S ）不受影响。

　　CP1A---锁存器时钟输入端 CPSR---寄存器时钟输入端 -CR--- 清除端（低电平有效） DS---串行数据输入端

　　-EN---输出允许控制端（低电平有效） Q0、Q7---并行数据输出端 Q7s---串行